FPGA et processeurs reconfigurables (ETRS804_ESET)
Présentation
Ce module est une initiation aux SOPC (System On Programmable Chip). Les étudiants apprennent ainsi à utiliser un processeur implémenté dans un FPGA.
Objectifs
Concevoir et appréhender des systèmes complexes à base de FPGA.
Savoir utiliser des IPs et des processeurs reconfigurables.
Maîtriser la conception de circuits numériques synchrones.
Heures d'enseignement
| Cours Magistral | 10,5h | |
| Travaux Dirigés | 9h | |
| Travaux Pratiques | 12h |
Pré-requis obligatoires
Notions de VHDL.
Connaissances sur l’architecture d’un FPGA.
Maitrise du fonctionnement d’un processeur.
Plan du cours
- Rappels de VHDL
- Méthodologie de conception synchrone
- Microprocesseurs (architecture et performances)
- Design re-use (IP, exemples de processeurs reconfigurables, bus d’interfaçage et operating system)
- V. Processeur NIOS II (architecture et jeu d’instruction)
Compétences visées
Concevoir et réaliser une application sur SOPC (System On Programmable Chip) :
- Implémenter un système à base de NIOS II dans un FPGA
- Ecrire des programmes en assembleur et en C pouvant tourner sur NIOS II
Contacts
